Sparc hack tool

 

Le serveur à socket unique le plus sûr et le plus puissant pour l'informatique d'entreprise Le serveur Oracles SPARC T7-1 sécurise et accélère votre infrastructure cloud, y compris Oracle Database, Java et les applications d'entreprise. Une technologie de sécurité intégrée unique permet de protéger les données contre les intrusions de logiciels malveillants et les failles de sécurité. Prix ​​maintenant Fiche technique (PDF.

SPARC Designer Sun Microsystems (acquis par Oracle Corporation) Fujitsu [1] 2] Bits 64 bits (32 → 64) Introduit 1986 (production) 1987 (livraisons) Version V9 (1993. OSA2017 Design RISC Type Registre RISC Codage Registre-Registre Encodage Condition de branchement fixe code Endianness Bi (Big → Bi) Taille de la page 8 Ko (4 Ko → 8 Ko) Extensions VIS 1. 0, 2. 0, 3. 0, 4. 0 Ouvert Oui, et registres libres de droits Usage général 31 (G0 = 0 ; les registres non globaux utilisent des fenêtres de registre) Virgule flottante 32 (utilisable en 32 simple précision, 32 double précision ou 16 quadruple précision) SPARC (Scalable Processor Architecture) est une architecture de jeu d'instructions (ISA) à calcul d'instructions réduit (RISC), développée à l'origine par Sun Microsystems et Fujitsu. [1] 2] Sa conception a été fortement influencée par le système expérimental Berkeley RISC développé au début des années 1980. Développé pour la première fois en 1986 et publié en 1987, 3] 2] SPARC était l'un des premiers systèmes RISC commerciaux les plus réussis, et son succès a conduit à l'introduction de conceptions RISC similaires d'un certain nombre de fournisseurs dans les années 80 et 90. La première implémentation de l'architecture 32 bits d'origine (SPARC V7) a été utilisée dans les systèmes de postes de travail et serveurs Sun-4 de Sun, en remplacement de leurs systèmes Sun-3 antérieurs basés sur la série de processeurs Motorola 68000. SPARC V8 a ajouté un certain nombre d'améliorations qui faisaient partie de la série de processeurs SuperSPARC lancée en 1992. SPARC V9, lancée en 1993, a introduit une architecture 64 bits et a été lancée pour la première fois dans les processeurs UltraSPARC de Sun en 1995. Plus tard, des processeurs SPARC ont été utilisés dans les serveurs de multitraitement symétrique (SMP) et d'accès à la mémoire non uniforme (CC-NUMA) produits par Sun, Solbourne et Fujitsu, entre autres. La conception a été confiée au groupe de commerce international SPARC en 1989, et depuis lors, son architecture a été développée par ses membres. SPARC International est également responsable de l'octroi de licences et de la promotion de l'architecture SPARC, de la gestion des marques SPARC (y compris SPARC, dont elle est propriétaire) et des tests de conformité. SPARC International visait à développer l'architecture SPARC pour créer un écosystème plus vaste; SPARC a été concédé sous licence à plusieurs fabricants, dont Atmel, Bipolar Integrated Technology, Cypress Semiconductor, Fujitsu, Matsushita et Texas Instruments. En raison de SPARC International, SPARC est entièrement ouvert, non propriétaire et libre de droits. Depuis septembre 2017, les derniers processeurs SPARC haut de gamme commerciaux sont le SPARC64 XII de Fujitsu (introduit en 2017 pour son serveur SPARC M12) et le SPARC M8 d'Oracle introduit en septembre 2017 pour ses serveurs haut de gamme. Vendredi 1er septembre 2017, après une série de licenciements qui ont commencé dans Oracle Labs en novembre 2016, Oracle a mis fin à la conception SPARC après l'achèvement du M8. Une grande partie du groupe de développement du cœur de processeur à Austin, au Texas, a été licenciée, tout comme les équipes de Santa Clara, en Californie, et de Burlington, au Massachusetts. [4] 5] Le développement de SPARC se poursuit avec Fujitsu qui revient au rôle de fournisseur leader de serveurs SPARC, avec un nouveau processeur prévu pour 2020. [6] Caractéristiques [modifier] L'architecture SPARC a été fortement influencée par les conceptions RISC antérieures, y compris les RISC I et II de l'Université de Californie, Berkeley et IBM 801. Ces conceptions RISC originales étaient minimalistes, comprenant le moins de fonctionnalités ou de codes opératoires possible et visant à exécuter des instructions à raison de près d'une instruction par cycle d'horloge. Cela les rendait similaires à l'architecture MIPS à bien des égards, y compris le manque d'instructions telles que multiplier ou diviser. Une autre caractéristique de SPARC influencée par ce mouvement RISC précoce est le créneau de retard de branche. Le processeur SPARC contient généralement jusqu'à 160 registres à usage général. Selon la spécification "Oracle SPARC Architecture 2015", une "implémentation peut contenir de 72 à 640 registres 64 bits à usage général". [7] À tout moment, seuls 32 d'entre eux sont immédiatement visibles par le logiciel - 8 sont un ensemble de registres globaux (dont l'un, g0, est câblé à zéro, donc seulement sept d'entre eux sont utilisables comme registres) et le 24 autres proviennent de la pile de registres. Ces 24 registres forment ce qu'on appelle une fenêtre de registre, et lors de l'appel / retour de fonction, cette fenêtre se déplace de haut en bas de la pile de registres. Chaque fenêtre possède 8 registres locaux et partage 8 registres avec chacune des fenêtres adjacentes. Les registres partagés sont utilisés pour transmettre des paramètres de fonction et renvoyer des valeurs, et les registres locaux sont utilisés pour conserver des valeurs locales sur des appels de fonction. L '"évolutif" dans SPARC vient du fait que la spécification SPARC permet aux implémentations d'évoluer à partir de processeurs intégrés jusqu'à de gros processeurs de serveur, partageant tous le même jeu d'instructions de base (non privilégié). L'un des paramètres architecturaux pouvant évoluer est le nombre de fenêtres de registre implémentées; la spécification permet d'implémenter de trois à 32 fenêtres, de sorte que l'implémentation peut choisir d'implémenter les 32 pour fournir une efficacité maximale de la pile d'appels, ou d'en implémenter seulement trois pour réduire le coût et la complexité de la conception, ou d'implémenter un certain nombre entre elles. Les autres architectures qui incluent des fonctionnalités de fichier de registre similaires incluent Intel i960, IA-64 et AMD 29000. L'architecture a subi plusieurs révisions. Il a gagné en fonctionnalités de multiplication et de division matérielles dans la version 8. [8] 9] 64 bits (adressage et données) ont été ajoutés à la spécification SPARC de la version 9 publiée en 1994. [10] Dans SPARC version 8, le fichier de registre à virgule flottante a 16 registres à double précision. Chacun d'eux peut être utilisé comme deux registres à simple précision, fournissant un total de 32 registres à simple précision. Une paire de nombres pairs et impairs de registres à double précision peut être utilisée comme registre à quadruple précision, permettant ainsi 8 registres à quadruple précision. SPARC version 9 a ajouté 16 registres de double précision supplémentaires (qui peuvent également être consultés en tant que 8 registres de précision quadruple), mais ces registres supplémentaires ne sont pas accessibles en tant que registres de précision simple. Aucun processeur SPARC n'implémente d'opérations de quadruple précision dans le matériel depuis 2004. [11] Les instructions d'ajout et de soustraction marquées effectuent des ajouts et des soustractions sur les valeurs en vérifiant que les deux bits inférieurs des deux opérandes sont à 0 et en signalant un dépassement si ce n'est pas le cas. Cela peut être utile dans l'implémentation du temps d'exécution pour ML, Lisp et les langages similaires qui pourraient utiliser un format entier balisé. L'endianisme de l'architecture SPARC V8 32 bits est purement big-endian. L'architecture SPARC V9 64 bits utilise des instructions big-endian, mais peut accéder aux données dans un ordre d'octets big-endian ou little-endian, choisi soit au niveau des instructions d'application (chargement-stockage), soit au niveau de la page mémoire (via un Paramètre MMU. Ce dernier est souvent utilisé pour accéder aux données à partir de périphériques intrinsèquement peu endiens, tels que ceux des bus PCI. Histoire [modifier] Il y a eu trois révisions majeures de l'architecture. La première version publiée était la SPARC Version 7 (V7) 32 bits en 1986. SPARC Version 8 (V8), une définition améliorée de l'architecture SPARC, a été publiée en 1990. Les principales différences entre V7 et V8 étaient l'ajout de multiplication et de division entières et une mise à niveau de l'arithmétique à virgule flottante "précision étendue" 80 bits vers l'arithmétique "quad-précision" 128 bits. SPARC V8 a servi de base à la norme IEEE 1754-1994, une norme IEEE pour une architecture de microprocesseur 32 bits. SPARC version 9, l'architecture SPARC 64 bits, a été publiée par SPARC International en 1993. Elle a été développée par le comité d'architecture SPARC composé d'Amdahl Corporation, Fujitsu, ICL, LSI Logic, Matsushita, Philips, Ross Technology, Sun Microsystems et Texas Instruments. Les spécifications plus récentes restent toujours conformes à la spécification SPARC V9 niveau 1 complète. En 2002, la spécification de programmation conjointe SPARC 1 (JPS1) a été publiée par Fujitsu et Sun, décrivant les fonctions de processeur qui ont été implémentées de manière identique dans les CPU des deux sociétés (Commonality. Les premiers CPU conformes à JPS1 étaient l'UltraSPARC III de Sun et le SPARC64 V. par Fujitsu. Les fonctionnalités qui ne sont pas couvertes par JPS1 sont documentées pour chaque processeur dans les "Suppléments d'implémentation. Fin 2003, JPS2 a été lancé pour prendre en charge les processeurs multicœurs. Les premiers processeurs conformes à JPS2 étaient l'UltraSPARC IV de Sun et le SPARC64 VI de Fujitsu. Au début de 2006, Sun a publié une spécification d'architecture étendue, UltraSPARC Architecture 2005. Cela inclut non seulement les parties non privilégiées et la plupart des parties privilégiées de SPARC V9, mais également toutes les extensions architecturales développées à travers les générations de processeurs UltraSPARC III, IV IV + ainsi que les extensions CMT commençant par l'implémentation UltraSPARC T1: les extensions du jeu d'instructions VIS 1 et VIS 2 et le registre GSR associé plusieurs niveaux de registres mondiaux, contrôlés par le registre GL Architecture MMU 64 bits de Sun instructions privilégiées ALLCLEAN, OTHERW, NORMALW et INVALW l'accès au registre VER est désormais hyper-privilégié l'instruction SIR est désormais hyper-privilégiée En 2007, Sun a publié une spécification mise à jour, UltraSPARC Architecture 2007, à laquelle l'implémentation UltraSPARC T2 était conforme. En août 2012, Oracle Corporation a mis à disposition une nouvelle spécification, Oracle SPARC Architecture 2011, qui, outre la mise à jour globale de la référence, ajoute les extensions du jeu d'instructions VIS 3 et le mode hyperprivilégié à la spécification 2007. [12] En octobre 2015, Oracle a sorti SPARC M7, le premier processeur basé sur la nouvelle spécification Oracle SPARC Architecture 2015. [7] 13] Cette révision inclut les extensions du jeu d'instructions VIS 4 et le chiffrement assisté par matériel et la mémoire sécurisée au silicium (SSM) 14] L'architecture SPARC a fourni une compatibilité binaire continue des applications depuis la première implémentation de SPARC V7 en 1987 jusqu'aux implémentations de l'architecture Sun UltraSPARC. Parmi les diverses implémentations de SPARC, SuperSPARC et UltraSPARC-I de Sun étaient très populaires et ont été utilisés comme systèmes de référence pour les tests de performances SPEC CPU95 et CPU2000. L'UltraSPARC-II à 296 MHz est le système de référence pour le benchmark SPEC CPU2006. Licenciés d'architecture SPARC [modifier] Les organisations suivantes ont autorisé l'architecture SPARC: Implémentations [modifier] Nom (nom de code) Modèle Fréquence (MHz) Cambre. version Année Nombre total de threads [note 1] Processus (nm) Transistors (millions) Taille de la matrice (mm 2) Broches IO Puissance (W) Tension (V) L1 Dcache (Ko) L1 Icache (KB) Cache L2 (Ko) Cache L3 (Ko) SPARC MB86900 Fujitsu [1] 3] 2] 14. 28–33 V7 1986 1 × 1 = 1 1300 0. 11 - 256 0–128 (unifié) aucun SPARC Divers [note 2] 14. 28–40 1989–1992 800–1300 ~ 0. 1–1. 8 160–256 MN10501 (KAP) Solbourne Computer, Matsushita [15] 33-36 V8 1990-1991 1x1 = 1 1. 0 [16] 8 0-256 microSPARC I (tsunami) TI TMS390S10 40–50 1992 800 0. 8 225? 288 2. 5 5 2 4 SuperSPARC I (Viking) TI TMX390Z50 / Sun STP1020 33–60 3. 1 293 14. 3 16 20 0–2048 SPARClite Fujitsu MB8683x 66–108 V8E 144, 176 2. 5/3. 3–5. 0 V, 2. 5–3. 3 V 1, 2, 8, 16 hyperSPARC (Colorado 1) Ross RT620A 40–90 1993 500 1. 5 5? 0 128–256 microSPARC II (Swift) Fujitsu MB86904 / Sun STP1012 60-125 1994 2. 3 233 321 3. 3 hyperSPARC (Colorado 2) Ross RT620B 90-125 400 SuperSPARC II (Voyager) Sun STP1021 75–90 299 1024-2048 hyperSPARC (Colorado 3) Ross RT620C 125–166 1995 350 512–1024 TurboSPARC Fujitsu MB86907 160–180 1996 3. 0 132 416 sept 3. 5 512 UltraSPARC (Spitfire) Sun STP1030 143–167 V9 470 3. 8 315 521 30 [note 3] UltraSPARC (Hornet) 200 420 5. 2 265 hyperSPARC (Colorado 4) Ross RT620D 180–200 1. 7 SPARC64 Fujitsu (HAL) 101–118 Multichip 286 50 128 SPARC64 II 141–161 64 SPARC64 III Fujitsu (HAL) MBCS70301 250-330 1998 240 17. 6 8192 UltraSPARC II (Blackbird) Sun STP1031 250–400 1997 5. 4 149 25 [note 4] 1024 ou 4096 UltraSPARC IIs (saphir-noir) Sun STP1032 / STP1034 360–480 1999 250 126 21 [note 5] 1. 9 1024–8192 UltraSPARC IIi (Sabre) Sun SME1040 270–360 156 587 21 256-2048 UltraSPARC IIi (rouge saphir) Sun SME1430 333–480 21 [note 6] 2048 UltraSPARC IIe (Colibri) Sun SME1701 400-500 180 Al 370 13 [note 7] 1. 5–1. sept UltraSPARC IIi (IIe. Phantom) Sun SME1532 550–650 2000 180 Cu SPARC64 GP Fujitsu SFCB81147 400–563 180 30. 2 217 1. 8 - 600–810 150 SPARC64 IV Fujitsu MBCS80523 450–810 130 UltraSPARC III (guépard) Sun SME1050 600 JPS1 2001 29 330 1368 53 1. 6 32 Sun SME1052 750–900 130 Al UltraSPARC III Cu (Guépard + Sun SME1056 1002–1200 130 Cu 232 80 [note 8] UltraSPARC IIIi (Jalapeño) Sun SME1603 1064–1593 2003 87. 5 206 959 52 1. 3 1024 SPARC64 V (Zeus) Fujitsu 1100–1350 190 289 269 40 1. 2 SPARC64 V + Olympus-B) 1650–2160 2004 90 297 279 65 1 4096 UltraSPARC IV (Jaguar) Sun SME1167 1050–1350 JPS2 1 × 2 = 2 66 356 108 1. 35 16384 UltraSPARC IV + Panther) Sun SME1167A 1500–2100 2005 295 336 1. 1 32768 UltraSPARC T1 (Niagara) Sun SME1905 1000–1400 UA2005 4 × 8 = 32 300 340 1933 72 3072 SPARC64 VI (Olympus-C) 2150–2400 2007 2 × 2 = 4 540 422 120-150 128 × 2 4096–6144 UltraSPARC T2 (Niagara 2) Sun SME1908A 1000–1600 UA2007 8 × 8 = 64 503 342 1831 95 1. 5 UltraSPARC T2 Plus (Victoria Falls) Sun SME1910A 1200–1600 2008 SPARC64 VII (Jupiter) 17] 2400–2880 2 × 4 = 8 445 64 × 4 6144 UltraSPARC "RK. Rock) 18] Sun SME1832 2300. annulé [19] 2 × 16 = 32 65? 396 2326? 2048? SPARC64 VIIIfx (Vénus) 20] 21] JPS2 / HPC-ACE 2009 1 × 8 = 8 45 760 513 1271 58? 32 × 8 LEON2FT Atmel AT697F 100 196 1. 8/3. 3 -,aucun SPARC T3 (Rainbow Falls) Oracle / Sun 1650 2010 8 × 16 = 128 40 [22. 371? 139? Galaxy FT-1500 NUDT (Chine) 1800 UA2007? 201? 40. 16 × 16 512 × 16 SPARC64 VII + Jupiter-E ou M3) 23] 24] 2667–3000 160 12288 LEON3FT Cobham Gaisler GR712RC 2011 1,5 [note 9] 4x4Kb R1000 MCST (Russie) 1000 1 × 4 = 4 15 1, 1. 8, 2. 5 SPARC T4 (Yosemite Falls) 25] Oracle 2850–3000 OSA2011 855 403? 240? 16 × 8 128 × 8 SPARC64 IXfx [26] 27] 28] 1850 2012 1x16 = 16 1870 484 1442 110? 32 × 16 SPARC64 X (Athena) 29] 2800 OSA2011 / HPC-ACE 28 2950 587. 5 1500 270? 64 × 16 24576 SPARC T5 3600 2013 478? 128 × 16 SPARC M5 [30] 8 × 6 = 48 3900 511? 16 × 6 128 × 6 49152 SPARC M6 [31] 8 × 12 = 96 4270 643? 16 × 12 128 × 12 SPARC64 X + Athena. 32] 3200–3700 2014 2990 392? 24M SPARC64 XIfx [33] 2200 JPS2 / HPC-ACE2 1 × (32 + 2) 34 3750? 1001? 64 × 34 12M × 2 SPARC M7 [34] 35] 4133 OSA2015 2015 8 × 32 = 256 > 10 000. 16 × 32 256 × 24 65536 SPARC S7 [36] 37] 2016 20. 256 × 2 + 256 × 4 SPARC64 XII [38] 4250 OSA201. HPC-ACE 2017 5500 795 1860? 64 × 12 512 × 12 SPARC M8 [39] 40] 5000 OSA2017 20. 32 × 32 128 × 32 + 256 × 8 LEON4 Cobham Gaisler GR740 250 [note 10] 1. 2/2. 3 4x4 LEON5 Cobham Gaisler 2019? -? 16-8192 Remarques: a b Fils par noyau × nombre de cœurs ^ Diverses implémentations SPARC V7 ont été produites par Fujitsu, LSI Logic, Weitek, Texas Instruments, Cypress et Temic. Un processeur SPARC V7 était généralement composé de plusieurs puces discrètes, comprenant généralement une unité entière (IU), une unité à virgule flottante (FPU), une unité de gestion de la mémoire (MMU) et une mémoire cache. Inversement, le Atmel (maintenant Microchip Technology) TSC695 est une implémentation SPARC V7 monopuce. ^ 167 MHz ^ 250 MHz ^ 400 MHz ^ 440 MHz ^ max. À 500 MHz ^ 900 MHz ^ à l'exclusion des bus d'E / S ^ nominal; spécification de 100 à 424 MHz en fonction des capacités RAM connectées Prise en charge du système d'exploitation [modifier] Les machines SPARC ont généralement utilisé SunOS, Solaris ou OpenSolaris de Sun, y compris les dérivés illumos et OpenIndiana, mais d'autres systèmes d'exploitation ont également été utilisés, tels que NeXTSTEP, RTEMS, FreeBSD, OpenBSD, NetBSD et Linux. En 1993, Intergraph a annoncé un portage de Windows NT vers l'architecture SPARC, 41] mais il a ensuite été annulé. En octobre 2015, Oracle a annoncé une plate-forme de référence "Linux pour SPARC. 42] Implémentations open source [modifier] Il existe plusieurs implémentations entièrement open source de l'architecture SPARC: LEON, une implémentation SPARC version 8 32 bits, spécialement conçue pour l'utilisation de l'espace. Le code source est écrit en VHDL et sous licence GPL. OpenSPARC T1, sorti en 2006, une implémentation 64 bits, 32 threads conforme à l'architecture UltraSPARC 2005 et à SPARC version 9 (niveau 1. Le code source est écrit en Verilog et sous licence sous de nombreuses licences. La plupart du code source OpenSPARC T1 est sous licence GPL. La source basée sur des projets open source existants continuera à être sous licence sous leurs licences actuelles. Les programmes binaires sont sous licence en vertu d'un accord de licence de logiciel binaire. S1, un cœur de processeur compatible 64 bits Wishbone basé sur la conception OpenSPARC T1. Il s'agit d'un seul cœur UltraSPARC v9 capable de SMT à 4 voies. Comme le T1, le code source est sous licence GPL. OpenSPARC T2, sorti en 2008, une implémentation 64 bits, 64 threads conforme à UltraSPARC Architecture 2007 et à SPARC version 9 (niveau 1. La plupart du code source OpenSPARC T2 est sous licence GPL. La source basée sur les projets open source existants Les programmes binaires sont sous licence en vertu d'un accord de licence de logiciel binaire. Il existe également un simulateur open source pour l'architecture SPARC: RAMP Gold, une implémentation SPARC version 8 32 bits, 64 threads, conçue pour la simulation d'architecture basée sur FPGA. RAMP Gold est écrit dans environ 36 000 lignes de SystemVerilog et sous licence BSD. Supercalculateurs [modifier] Pour les charges HPC, Fujitsu construit des processeurs fx SPARC64 spécialisés avec un nouveau jeu d'extensions d'instructions, appelé HPC-ACE (High Performance Computing - Arithmetic Computational Extensions). L'ordinateur K de Fujitsu est classé n ° 1 dans les listes TOP500 de juin 2011 et novembre 2011. Il combine 88 128 processeurs SPARC64 VIIIfx, chacun avec huit cœurs, pour un total de 705 024 cœurs, soit presque deux fois plus que tout autre système du TOP500 à l'époque. L'ordinateur K était plus puissant que les cinq systèmes suivants de la liste combinés et présentait le rapport performances / puissance le plus élevé de tous les systèmes de superordinateurs. [43] Il s'est également classé n ° 6 dans la liste Green500 de juin 2011, avec un score de 824. 56 MFLOPS / W. [44] Dans la version de novembre 2012 du TOP500, l'ordinateur K se classait n ° 3, utilisant de loin la plus grande puissance des trois premiers. [45] Il s'est classé n ° 85 sur la version correspondante de Green500. [46] Des processeurs HPC plus récents, IXfx et XIfx, ont été inclus dans les récents supercalculateurs PRIMEHPC FX10 et FX100. Tianhe-2 (TOP500 n ° 1 en novembre 2014 [47] a un certain nombre de nœuds avec des processeurs basés sur Galaxy FT-1500 OpenSPARC développés en Chine. Cependant, ces processeurs n'ont pas contribué au score LINPACK. [48] 49] Voir aussi [modifier] ERC32 - basé sur la spécification SPARC V7 Ross Technology, Inc. - développeur de microprocesseurs SPARC dans les années 80 et 90 Sparcle - un SPARC modifié avec prise en charge multitraitement utilisé par le projet MIT Alewife LEON - un processeur SPARC V8 de classe spatiale. R1000 - un microprocesseur quadricœur russe basé sur la spécification SPARC V9 Galaxy FT-1500 - un processeur chinois à 16 cœurs basé sur OpenSPARC Références [modifier] a b c "Fujitsu pour emmener ARM dans le royaume de Super. The CPU Shack Museum. 21 juin 2016. Récupéré le 30 juin 2019. ^ a b c d "Chronologie. SPARC International. Récupéré le 30 juin 2019. ^ un b "Fujitsu SPARC. Récupéré le 30 juin 2019. ^ Steven J. Vaughan-Nichols (5 septembre 2017. Coucher de soleil: Oracle ferme les dernières gammes de produits Sun. ZDNet. ^ Shaun Nichols (31 août 2017. Oracle décide finalement d'arrêter de prolonger l'inévitable, commence les licenciements matériels. Le Registre. ^ SPARC ET SOLARIS, LE PASSÉ ET L'AVENIR - Contes du Datacenter. Contes du centre de données. 30 octobre 2017. Récupéré le 23 janvier 2018. ^ un b "Oracle SPARC Architecture 2015: Une Architecture. Plusieurs Implémentations Innovantes" PDF. Projet D1. 0. 12 janvier 2016. Récupéré le 13 juin 2016. IMPL. DEP. # 2-V8: Une implémentation de l'architecture Oracle SPARC peut contenir de 72 à 640 registres R 64 bits à usage général. Cela correspond à un regroupement des registres en MAXPGL + 1 ensembles de registres R globaux plus une pile circulaire de N_REG_WINDOWS ensembles de 16 registres chacun, appelés fenêtres de registres. Le nombre de fenêtres de registre présentes (N_REG_WINDOWS) dépend de l'implémentation, dans la plage de 3 à 32 (inclus). ^ Options SPARC "Utilisation de GNU Compiler Collection (GCC) GNU, récupéré le 8 janvier 2013 ^ Optimisations SPARC avec GCC, OSNews, 23 février 2004, récupéré le 8 janvier 2013 ^ Weaver, D. L. Germond, T., éd. (1994. The SPARC Architecture Manual, Version 9 "SPARC International, Inc., Prentice Hall, ISBN 0-13-825001-4, archivé (PDF) de l'original le 18 janvier 2012, récupéré le 6 décembre 2011. ^ Comportement et mise en œuvre de SPARC. Guide de calcul numérique - Sun Studio 10. Sun Microsystems, Inc. 2004. Récupéré le 24 septembre 2011. Il existe cependant quatre situations où le matériel ne réussit pas une instruction à virgule flottante. L'instruction n'est pas implémentée par le matériel (comme les instructions quadruple précision sur n'importe quel SPARC FPU. ^ Oracle SPARC Architecture 2011 "PDF) Oracle Corporation, 21 mai 2014, récupéré le 25 novembre 2015 ^ John Soat. "SPARC M7 Innovation. Site Web d'Oracle. Oracle Corporation. Récupéré le 13 octobre 2015. ^ Logiciels dans Silicon Cloud - Oracle ... ^ Floodgap Retrobits présente le Solbourne Solace: un sanctuaire pour le SPARC oublié. Récupéré le 14 janvier 2020. ^ Sager, D. Hinton, G. Upton, M. Chappell, T. Fletcher, TD Samaan, S. Murray, R. (2001. Un microprocesseur CMOS IA32 de 0,18 μm avec une unité d'exécution entière à 4 GHz. 2001 IEEE International Conférence sur les circuits à semi-conducteurs. Recueil de documents techniques. ISSCC (n ° de cat. 01CH37177. San Francisco, Californie, États-Unis: IEEE: 324-325. Doi: 10. 1109 / ISSCC. 2001. 912658. ISBN 978-0-7803 -6608-4. CS1 maint: ponctuation supplémentaire (lien) FX1 Key Features & Specifications (PDF) Fujitsu, 19 février 2008, récupéré le 6 décembre 2011 ^ Tremblay, Marc; Chaudhry, Shailender (19 février 2008. Processeur CMARC SPARC (R) de 32 génération à 32 cœurs et 32 ​​threads de troisième génération, 65 nm), PDF OpenSPARC, Sun Microsystems, récupéré le 6 décembre 2011 ^ Vance, Ashlee (15 juin 2009. Le soleil est dit pour annuler le grand projet de morceau "Le New York Times, récupéré le 23 mai 2010 ^ Fujitsu montre SPARC64 VII "heise en ligne, 28 août 2008, récupéré le 6 décembre 2011 ^ Barak, Sylvie (14 mai 2009. Fujitsu dévoile le processeur le plus rapide du monde "The Inquirer, récupéré le 6 décembre 2011 ^ Processeur Sparc T3 "PDF) Oracle Corporation, récupéré le 6 décembre 2011 ^ Morgan, Timothy Prickett (3 décembre 2010. Ellison: Sparc T4 dû l'année prochaine "The Register, récupéré le 6 décembre 2011 ^ Architecture de serveurs SPARC Enterprise M-series "PDF) Fujitsu, avril 2011 ^ Morgan, Timothy Prickett (22 août 2011. Puce Sparc T4 d'Oracle "The Register, récupéré le 6 décembre 2011 ^ Morgan, Timothy Prickett (21 novembre 2011. Fujitsu défile le super étourdisseur Sparc64 à 16 cœurs "The Register, récupéré le 8 décembre 2011 ^ Fujitsu lance le supercalculateur PRIMEHPC FX10 "Fujitsu, 7 novembre 2011, récupéré le 3 février 2012 ^ Téléchargez Ixfx "PDF. ^ Images de SPARC64 "PDF. Récupéré le 29 août 2017. ^ Produits d'Oracle "PDF. Récupéré le 29 août 2017. ^ Produits d'Oracle SPARC "PDF. Récupéré le 29 août 2017. ^ Présentation de Fujitsu pdf "PDF. Récupéré le 29 août 2017. ^ Fujitsu Global Images "PDF. Archivé de l'original (PDF) le 18 mai 2015. Récupéré le 29 août 2017. ^ M7: SPARC de prochaine génération. Hotchips 26 "PDF. Récupéré le 12 août 2014. ^ Architecture du serveur SPARC T7 et SPARC M7 d'Oracle "PDF. Récupéré le 10 octobre 2015. ^ Hot Chips - 23-25 ​​août 2015 - Conf. Jour 1 - Processeur Sonoma d'Oracle: processeur SPARC avancé à faible coût pour les charges de travail d'entreprise par Basant Vinaik et Rahoul Puri "PDF. Récupéré le 23 août 2015. ^ Plans révélés: Oracle entasse Sparc M7 et InfiniBand en puces «Sonoma» moins chères. Récupéré le 29 août 2017. ^ Documents chez Fujitsu "PDF. Récupéré le 29 août 2017. ^ Les nouveaux systèmes SPARC d'Oracle offrent des performances, des capacités de sécurité et une efficacité 2 à 7 fois supérieures à celles des systèmes Intel. Récupéré le 18 septembre 2017. ^ Processeur SPARC M8 "PDF. Récupéré le 18 septembre 2017. ^ McLaughlin, John (7 juillet 1993. Intergraphe à Port Windows NT à SPARC "Le Florida SunFlash, 55 (11) récupéré le 6 décembre 2011 ^ Projet: Linux pour SPARC. 12 octobre 2015, récupéré le 4 décembre 2015 ^ Liste TOP500 (1-100. TOP500, juin 2011, récupéré le 6 décembre 2011 ^ La liste Green500 "Green500, juin 2011, archivée de l'original le 3 juillet 2011 ^ Liste Top500 - novembre 2012, TOP500 Supercomputer Sites "TOP500, novembre 2012, récupéré le 8 janvier 2013 ^ La liste Green500 - novembre 2012, le Green500 "Green500, novembre 2012, récupéré le 8 janvier 2013 ^ Tianhe-2 (MilkyWay-2. TOP500, mai 2015, récupéré le 27 mai 2015 ^ Keane, Andy, Tesla Supercomputing. mp4) Nvidia, récupéré le 6 décembre 2011 ^ Thibodeau, Patrick (4 novembre 2010) Les États-Unis disent que la Chine construit un supercalculateur `` entièrement indigène '', Computerworld, récupéré le 28 août 2017 Liens externes [modifier] SPARC International, Inc. Documentation du processeur Oracle SPARC Documents techniques SPARC Spécifications d'architecture OpenSPARC Hyperviseur / Matériaux de référence Sun4v Fujitsu SPARC64 V, VI, VII, VIIIfx, IXfx Extensions et spécifications X / X + Sun - Documentation des processeurs UltraSPARC, copie Sun - FOSS Open Hardware Documentation, copie OpenSPARC, copie Copie d'Oracle SPARC et de Solaris Public Roadmap (09 mars 2018) Fujitsu SPARC Roadmap Images et descriptions du processeur SPARC Le guide approximatif des modules MBus (SuperSPARC, hyperSPARC) SPARC version 9, conférence de David Ditzel SPARC à Curlie.

Bon papa de chagrin, je veux être entouré par la tribu des démons bleus au moins une fois dans ma vie.

 

Duckin zoomin. J'ai ce jeu aujourd'hui et je l'adore. Oui. mais ! Peut-il exécuter des crisys? ID SNP Signification et état cliniques Chr 05 pos Variation Info AA Type 598027 Importance incertaine: non fournie 151, 666, 438 ( G / T MISSENSE_VARIANT rs1057517662 Pathogène: Ostéogenèse imparfaite, type xvii. Ostéogenèse imparfaite 17 (OI17) MIM: 616507] 151, 667, 555 ( C / g166His rs1057517663 151, 664, 183 ( C / u263Lys rs13359508 - n70Ser rs6874468 o19Ser Informations supplémentaires sur la variante du gène SPARC Base de données sur la mutation des gènes humains (HGMD) SPARC SNPedia associations médicales, phénotypiques et généalogiques de SNP pour Produits de génotypage SNP et d'analyse du nombre de copies Aucune donnée disponible pour Variantes polymorphes d'UniProtKB / Swiss-Prot pour SPARC Gene - association d'élite - association de recensement du cancer COSMIC via MalaCards Osteogenesis imperfecta 17 (OI17) MIM: 616507] Une forme récessive autosomique d'ostéogenèse imparfaite, un trouble du tissu conjonctif caractérisé par une faible masse osseuse, une fragilité osseuse et une sensibilité aux fractures après un traumatisme minimal. La gravité de la maladie va des formes très légères sans fracture aux fractures intra-utérines et à la létalité périnatale. Les manifestations extrasquelettiques, qui affectent un nombre variable de patients, sont la dentinogenèse imparfaite, la perte auditive et les sclérotiques bleues. {ECO: 0000269 PubMed: 26027498. Remarque = La maladie est causée par des mutations affectant le gène représenté dans cette entrée. Informations supplémentaires sur la maladie pour SPARC Gènes qui partagent des troubles avec SPARC: voir Genatlas Polymorphisme du gène SPARC chez les patients transplantés rénaux présentant une prolifération gingivale. (PMID: 17970686) Drozdzik A… Drozdzik M (Journal de parodontologie 2007) 3 23 41 54 Polymorphismes génétiques, densité minérale osseuse et contenu minéral osseux chez les jeunes enfants: Iowa Bone Development Study. (PMID: 12879219) Willing MC… Levy SM (Osteoporosis international: une revue créée à la suite de la coopération entre la Fondation européenne pour l'ostéoporose et la National Osteoporosis Foundation des États-Unis 2003) Association de nouveaux polymorphismes à l'expression de SPARC dans les fibroblastes normaux et à la sensibilité à la sclérodermie. (PMID: 12428242) Zhou X… Arnett FC (Arthrite et rhumatisme 2002) BM-40 (ostéonectine, SPARC) est exprimé à la fois dans l'épiderme et dans le compartiment cutané de la peau humaine adulte. (PMID: 9457905) Hunzelmann N… Nischt R (The Journal of investigative dermatology 1998) 4 Structure cristalline d'une paire de domaines de liaison au calcium de type follistatine et EF-main dans BM-40. (PMID: 9233787) Hohenester E… Timpl R (Le journal EMBO 1997) 54.

Près de quinze ans plus tard et vous êtes toujours là? 🙄🙄🙄. Utilisez le rouge la prochaine fois et utilisez le nom «moindre bois».

 

Dernière mise à jour le 15 février 2020 20:39 PST. Voyage de bouclier de Dihns 😂.

B UNE
366 849
62 886
39 415
RUHL 62
715 178
14 THI
22 335
985 85
966 80
825 166
LNHM 19
6 61
Jeu.16 janv.2020 23:39:31 GMT 906
77 492
P accès (CC-NUMA)
911 18
630 13
20 75